当前位置:首页>> >>


-asp-073计算机组成原理教学网站.rar

收藏

资源目录
    文档预览:
    编号:20180824111621770    类型:共享资源    大小:7.35MB    格式:RAR    上传时间:2018-08-24
      
    35
    金币
    关 键 词:
    asp 073 计算机 组成 原理 教学 网站
    资源描述:
    江苏技术师范学院 计算机 学院标 准 实 验 报 告(实验)课程名称 计算机组成原理 计算机科学与工程学院制实 验 报 告学生姓名:XXX 学 号:XXXXXX 指导教师:冯立平实验地点:计算机学院 104 室 实验时间:2004.10一、实验室名称:计算机学院硬件实验室 二、实验项目名称:存储器逻辑设计三、实验学时:8四、实验原理:通过部件级的实验设计和调试,了解半导体存储器的设计过程。五、实验目的:1. 掌握用硬件描述语言设计逻辑部件。2. 掌握存储器容量的字扩展和位扩展技术。3. 掌握存储芯片片选逻辑的设计方法。六、实验内容:利用 ALTERA 公司的 EPF10K10LC84-4 的内部可编程资源,设计一个 256X16bit 的 RAM;要求能随机写入和读出数据。已知 1 个 648,1 个 328,1 个 168 的存储器 ,设计 1 个容量为 1128 的存储器,此存储器的片选信号为 CS,低电平有效。r-w:读/写允许输入线,高电平时写,低电平时读,8 位数据输入线 din, 8 位数据输出线 dout,地址线 adr(6)~adr(0).。写出存储空间分配、地址分配与片选逻辑,并简单说明。存储空间分配648328168地址分配与片选逻辑芯片容量 芯片地址 片选信号 片选逻辑648 adr(5)~adr(0) CS0 CS0 = A6328 adr(4)~adr(0) CS1 CS1 =A6 5168 adr(3)~adr(0) CS2 CS2 =A6 A5 4(A6~ A0 对应 adr(6)~adr(0))总容量为 1128,共需 7 位地址 adr(6)~adr(0) 对 648 芯片,将低 6 位地址 adr(5)~adr(0)连接到芯片上,余下的高位 adr(6)作为片选依据;而 328,应将低 5 位地址 adr(4)~adr(0)连接到芯片上,余下的 adr(6) adr(5)作为片选依据。而 168,应将低 4 位地址 adr(3)~adr(0)连接到芯片上,余下的adr(6)adr(5)adr(4) 作为片选依据。令 adr0 对应于648 的 adr 接口,adr1 对应于 328 的 adr 接口,adr2 对应于168 的 adr 接口。七、实验器材(设备、元器件):PC 机一台,EDA 教学实验箱一台,导线若干。八、实验步骤:1. 介绍实验开发平台和实验板的使用。2. 设计一个 256X8bit 的 RAM。3. 用两个 256X8bit 的 RAM 组成一个 256X16bit 的 ARM。4. 仿真并验证。九、实验数据及结果分析:附程序及仿真波形图:1、ram256x8.vhd 文件:LIBRARY ieee;USE ieee.std_logic_1164.ALL;PACKAGE ram_constants ISconstant DATA_WIDTH : INTEGER := 8;constant ADDR_WIDTH : INTEGER := 8;END ram_constants; LIBRARY ieee;USE ieee.std_logic_1164.ALL;LIBRARY lpm;USE lpm.lpm_components.ALL;LIBRARY work;USE work.ram_constants.ALL;ENTITY ram256x8 ISPORT(data: IN STD_LOGIC_VECTOR (DATA_WIDTH-1 DOWNTO 0);address: IN STD_LOGIC_VECTOR (ADDR_WIDTH-1 DOWNTO 0);we, inclock, outclock: IN STD_LOGIC;q: OUT STD_LOGIC_VECTOR (DATA_WIDTH - 1 DOWNTO 0));END ram256x8;ARCHITECTURE example OF ram256x8 ISBEGINinst_1: lpm_ram_dqGENERIC MAP (lpm_widthad => ADDR_WIDTH,lpm_width => DATA_WIDTH)PORT MAP (data => data, address => address, we => we,inclock => inclock, outclock => outclock, q => q);END example;2、ram256x16.vhdLIBRARY ieee;USE ieee.std_logic_1164.ALL;PACKAGE ram_constants ISconstant DATA_WIDTH : INTEGER := 8;constant ADDR_WIDTH : INTEGER := 8;END ram_constants; LIBRARY ieee;USE ieee.std_logic_1164.ALL;LIBRARY lpm;USE lpm.lpm_components.ALL;LIBRARY work;USE work.ram_constants.ALL;ENTITY ram256x16 ISPORT(data_16: IN STD_LOGIC_VECTOR (15 DOWNTO 0);address: IN STD_LOGIC_VECTOR (7 DOWNTO 0);we, inclock, outclock: IN STD_LOGIC;q_16: OUT STD_LOGIC_VECTOR (15 DOWNTO 0));END ram256x16;architecture ram256x16_arch of ram256x16 iscomponent ram256x8 PORT(data: IN STD_LOGIC_VECTOR (DATA_WIDTH-1 DOWNTO 0);address: IN STD_LOGIC_VECTOR (ADDR_WIDTH-1 DOWNTO 0);we, inclock, outclock: IN STD_LOGIC;q: OUT STD_LOGIC_VECTOR (DATA_WIDTH - 1 DOWNTO 0));END component;beginu_ram16_1:ram256x8port map(data=>data_16(15 downto 8),address=>address,we=>we,inclock=>inclock,outclock=>outclock,q=>q_16(15 downto 8));u_ram16_2:ram256x8port map(data=>data_16(7 downto 0),address=>address,we=>we,inclock=>inclock,outclock=>outclock,q=>q_16(7 downto 0));end ram256x16_arch;configuration ram256x16_config of ram256x16 isfor ram256x16_archend for;end ram256x16_config;3 、功能仿真波形图十、实验结论:由波形图可以看出,组合后的存储器具有一般存储器的功能,可以写入和读出 RAM 的数据,只是采用了时钟同步打入的方式,但这不影响使用和我们理解存储器扩展的原理。而且这种方式更加稳定可靠。十一、总结及心得体会:对 EPF10K10LC84-4 芯片的使用有了进一步的了解,更好的掌握了存储器原理、逻辑结构。十二、对本实验过程及方法、手段的改进建议:可以改用较大容量的可编程芯片,或者采用其他公司的芯片如:XILINX公司的 FPGA。因为它有片选信号,而 ALTERA 公司的 FELX 系列芯片没有片选信号。报告评分:指导教师签字:电子科技大学 计算机 学院标 准 实 验 报 告(实验)课程名称 计算机组成原理 电子科技大学教务处制表电 子 科 技 大 学实 验 报 告学生姓名:XXX 学 号:XXX XXX 指导教师:冯立平实验地点:计算机学院 104 室 实验时间:2004. 10一、实验室名称:计算机学院硬件实验室 二、实验项目名称:运算器逻辑设计三、实验学时:8四、实验原理:理解运算器结构及功能,理解各选择器、算逻部件、移位器的端口及实现逻辑和各部件之间的接口关系,并学会如何利用 VHDL 对硬件实体逻辑进行描述并进行模块级、系统级仿真,从而模拟完整的ALU 结构和功能。五、实验目的:1.掌握用硬件描述语言设计逻辑部件的方法。2.了解运算器的设计过程。3.掌握 74181 芯片的连接方法和分级同时进位技术。4.验证运算器的功能。六、实验内容:利用 ALTERA 公司的 EPF10K10LC84-4 的内部可编程资源,设计一个 16 bit 的运算器 ;要求该运算器具有加、减算术运算功能和基本逻辑运算功能。模块编号:U_ALU_16功能:在微命令的控制下对输入 A、B 进行算术逻辑运算。基本运算有:A+B、A-B、A、B 、A+1、A-1、A 与 B、A 或 B、A (B)反 COM、 A(B )补 NEG、左移、右移输入:R0、R1、R2、R3、C、D、PC、SP /*选择器 A 的输入(16 位)R0、R1、R2、R3、C、D、PSW、MBR /*选择器 B 的输入(16 位) SELA3 /*选择器 A 的选择控制(3 位)SELB3 /*选择器 B 的选择控制(3 位)CON_ALU6 /*ALU 的功能控制(6 位)SHIFT_REG2 /*移位器的控制(2 位)—左移、右移、直传(DM )输出:IN_BUS_16 /*内部数据总线( 16 位)—运算结果内部框图:ALU移位寄存器SHIFT_REG2CON_ALU6IN_BUS_16ALU_OUT
    展开阅读全文
    1
      金牌文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    0条评论

    还可以输入200字符

    暂无评论,赶快抢占沙发吧。

    关于本文
    本文标题:-asp-073计算机组成原理教学网站.rar
    链接地址:http://www.gold-doc.com/p-82031.html

    当前资源信息

    4.0
     
    (2人评价)
    浏览:44次
    bysj上传于2018-08-24
    1
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们
    copyright@ 2014-2018 金牌文库网站版权所有
    经营许可证编号:浙ICP备15046084号-3
    收起
    展开