当前位置:首页>> >>


基于FPGA的示波器设计.rar

收藏

资源目录
    文档预览:
    编号:20181030004412184    类型:共享资源    大小:176.30MB    格式:RAR    上传时间:2018-10-30
    尺寸:148x200像素    分辨率:72dpi   颜色:RGB    工具:   
    89
    金币
    关 键 词:
    基于 FPGA 示波器 设计
    资源描述:
    基于 FPGA 的示波器系统及实现指导老师:马骋精 31 杨玉宽 精 31 胡发德精 31 韩 勇 精 31 王宇晨精 31 王天昀 目录1、项目背景 .............................................................................................................................22、硬件设计 .............................................................................................................................32.1 硬件部分概述 .................................................................................................................32.2A/D 转换与 RAM 存取模块 .............................................................................................32.3A/D 测试模块 .................................................................................................................102.3.1A/D 测试部分概述 ..................................................................................................102.3.2AD7606 模块 ...........................................................................................................112.3.3 计算电压值模块 ....................................................................................................192.3.4uart 模块 .................................................................................................................252.4VGA 显示模块 ................................................................................................................322.4.1VGA 显示简介 .........................................................................................................322.4.2VGA 显示时序(以 800*600*60Hz 为例): .......................................................332.4.3VGA 显示模式: .....................................................................................................342.4.4VGA 显示控制模块的代码: .................................................................................342. 软件及工作流程设计 ........................................................................................................432.1 软件概述 ......................................................................................................................432.2A/D 转换数据生成电压值 .............................................................................................432.3 采样数据生成波形 .......................................................................................................432.4 主函数流程控制 ...........................................................................................................443. 实现效果及总结 ................................................................................................................473.1 实现效果展示 ...............................................................................................................473.2 项目总结 .......................................................................................................................481、项目背景项目是一个简易的示波器,示波器具有显示波形的功能,很能够体现信号的采集系统的特性。同时由于示波器的原理清晰,可行性强,故选择这个题目。为做本项目,我们采购了一块 AD706 采集模块,作为 A/D 转换的模块,为了配合该模块我们购置了黑金的 Cyclone V 开发板。项目基本实现了一个简易示波器的功能。2、硬件设计2.1 硬件部分概述硬件部分分为如下三个部分:1、VGA 显示模块。2、A/D 转换和存取模块。3、软核 kernel。硬件部分主要包括锁相环模块 pll,VGA 显示控制模块,AD 模块以及软核 kernel;而VGA 显示模块包括显示控制模块,RAM 读写控制模块,RAM 模块和 RGB 转换模块。AD 将采集到的电压信号传输到软核中,软核对电压信号进行处理,转换成相应的图形数组存储到 RAM 中,VGA 显示模块通过读取 RAM 显示在显示器上。下图 2.1 为系统硬件部分的结构。图 2.1 系统硬件部分的结构图2.2A/D 转换与 RAM 存取模块实际程序中 A/D 转换与 RAM 被写在同一个模块中,A/D 转换部分的设计见 2.3 小节,这里将 A/D 转换的信号存入一个 2000 点的 buffer 缓冲区,用寄存器数组来充当 RAM 的功能。模块如下图所示:图 2.2 A/D 与 RAM 模块下面是整个部分的模块代码:`timescale 1ns / 1ps//////////////////////////////////////////////////////////////////////////////////// Module Name: ad7606 //////////////////////////////////////////////////////////////////////////////////module ad7606(input clk, //50mhzinput rst_n,input [15:0] ad_data, //ad7606 采样数据input [12:0] addr,input ad_busy, //ad7606 忙标志位 input first_data, //ad7606 第一个数据标志位 output [2:0] ad_os, //ad7606 过采样倍率选择output reg ad_cs, //ad7606 AD csoutput reg ad_rd, //ad7606 AD data readoutput reg ad_reset, //ad7606 AD resetoutput reg ad_convstab, //ad7606 AD convert startoutput reg [15:0] data_out1, //AD 所有通道的数据output reg [15:0] data_out2,output reg [15:0] data_out3,output reg [15:0] data_out4,output reg flag);//reg [15:0] data_out;reg [15:0] cnt;reg [5:0] i;reg [3:0] state;reg [12:0] cnt2=0;reg vflag=1;reg [15:0] mema1[2010:0];//reg [15:0] mema2[2010:0];//reg [15:0] mema3[2010:0];//reg [15:0] mema4[2010:0];reg [12:0] m_count;parameter IDLE=4'd0;parameter AD_CONV=4'd1;parameter Wait_1=4'd2;parameter Wait_busy=4'd3;parameter READ_CH1=4'd4;parameter READ_CH2=4'd5;parameter READ_CH3=4'd6;parameter READ_CH4=4'd7;parameter READ_CH5=4'd8;parameter READ_CH6=4'd9;parameter READ_CH7=4'd10;parameter READ_CH8=4'd11;parameter READ_DONE=4'd12;assign ad_os=3'b000;//AD 复位电路[email protected](posedge clk)beginif(cnt=2000)begin vflag=0;cnt2=2010;data_out1=mema1[m_count];//data_out2=mema2[m_count];//data_out3=mema3[m_count];// data_out4=mema4[m_count];end [email protected](posedge clk)beginflag=vflag;//wr_addr=reg_wr_addr;endendmodule2.3A/D 测试模块2.3.1A/D 测试部分概述A/D 转换模块测试模块的目的是为了测试所写的 A/D 转换程序是否正确,采集到的电压值是否合理。A/D 转换测试部分分为三个模块:ad7606、calcVolt、uart 三部分。其中ad7606 模块负责将电压值转换为 16 位数字量。calcVout 模块负责将 16 为数字量转换为带正负号的电压值字符串,方便串口发送。uart 部分负责将字符串发送给上位机显示,用串口调试助手可以看到发送的电压值信息。整个测试系统的硬件连接关系图如下图所示:图 2.3 AD7606 模块串口测试硬件图
    展开阅读全文
    1
      金牌文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    0条评论

    还可以输入200字符

    暂无评论,赶快抢占沙发吧。

    关于本文
    本文标题:基于FPGA的示波器设计.rar
    链接地址:http://www.gold-doc.com/p-255212.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们
    [email protected] 2014-2018 金牌文库网站版权所有
    经营许可证编号:浙ICP备15046084号-3
    收起
    展开