当前位置:首页>> >>


基于FPGARISC结构8位微处理器的设计与仿真.rar

收藏

资源目录
    文档预览:
    编号:20181030002151310    类型:共享资源    大小:2.96MB    格式:RAR    上传时间:2018-10-30
    尺寸:148x200像素    分辨率:72dpi   颜色:RGB    工具:   
    25
    金币
    关 键 词:
    基于 FPGARISC 结构 微处理器 设计 仿真
    资源描述:
    科技学院 2011 届本科毕业论文基于 FPGA RISC 结构 8 位微处理器的设计与仿真专 业: 电子信息科学与技术 指导教师: 周骅 学生姓名: 周沁 学生学号: 072004110477 中国﹒贵州﹒贵阳2011 年 5 月贵州大学科技学院毕业论文(设计) 第 I 页目录摘要 ...........................................................................................................................................IIIAbstract.....................................................................................................................................IV第一章 绪论 .............................................................................................................................11.1 课题说明 ....................................................................................................................11.1.1 FPGA 的介绍 ..................................................................................................11.1.2 RISC 的介绍 ....................................................................................................11.1.3 基于 FPGA 的 8 位 RISC 微处理器 ..............................................................11.1.4 VerilogHDL 与 HDL.......................................................................................11.2 国内微处理器发展情况 ............................................................................................21.3 国外微处理器发展情况 ............................................................................................21.4 课题意义 ....................................................................................................................31.5 课题研究目标 ............................................................................................................31.6 论文整体结构说明 ....................................................................................................4第二章 整体说明 .....................................................................................................................52.1 微处理器结构 ............................................................................................................52.2 设计的流程及所需工具 ............................................................................................52.3 小结 ............................................................................................................................6第三章 微处理器系统各个模块的设计 ...................................................................................73.1 ALU 模块 ..................................................................................................................73.1.1 ALU 的内部组成 ............................................................................................83.1.2 ALU 的运算 ....................................................................................................93.1.3 ALU 的九种运算中部分功能模块启用的程序 ............................................93.2 寄存器堆 ..................................................................................................................123.3 译码单元 ..................................................................................................................143.4 存储器 ......................................................................................................................153.4.1 程序存储器(ROM) ..................................................................................163.4.2 数据存储器(RAM) ..................................................................................163.5 小结 ..........................................................................................................................17第四章 关键模块设计 ...........................................................................................................184.1 时钟产生器 ..............................................................................................................194.2 状态控制器 ..............................................................................................................204.3 三级流水线 ..............................................................................................................234.3.1 流水线结构 ....................................................................................................234.3.2 流水线相关问题及解决 ................................................................................234.3.3 流水线各阶段设计与完成 ............................................................................244.4 小结 ..........................................................................................................................25第五章 FPGA 的仿真与结果 ...............................................................................................255.1 基于 FPGA 的仿真 .................................................................................................255.2 基于 FPAG 的结果 .................................................................................................27总结 ...........................................................................................................................................29贵州大学科技学院毕业论文(设计) 第 II 页展望 ...........................................................................................................................................30参考文献 ...................................................................................................................................31附录 ...........................................................................................................................................32致谢 ...........................................................................................................................................33贵州大学科技学院本科毕业论文(设计) 第 III 页基于 FPGA RISC 结构 8 位微处理器的设计与仿真摘要基于 FPGA 的 8 位流水线 RISC 微处理器的设计以及组建一个仿真的坏境对该处理器进行验证。其中流水线的设计、时钟产生器、ALU 的设计等关键模块的设计始终贯穿于 RISC 的微处理器中,正因为有了他们了 8 位 RISC 微处理器才会可能在精简的指令当中运行更复杂的程序,其设计的硬件语言为 verilogHDL[1]。通过对以上的关键模块的分析该处理器与普通处理器有不用—采用 3 种寻址方式(立即数寻址、寄存器寻址、寄存器间接寻址),文章重点阐述了因流水线产生的相关性问题, 并采用旁路技术解决。最后该处理器的仿真结果表明了 8 位 RISC 处理器达到了设计要求,其最高时钟频率为 74.59MHz。关键词:verilogHDL;流水线的设计; 3 种寻址方式; ALU贵州大学科技学院本科毕业论文(设计) 第 IV 页Fpga Structure Based On Risc 8 Microprocessor Design And EmulationAbstractFPGA-based 8-bit pipelined RISC microprocessor design and build a simulation of the bad environment to verify the processor. One line of design, the clock generator, ALU design of key modules such as the design runs through the RISC microprocessors, is because of the 8-bit RISC microprocessor that they will streamline the instructions which may run more complex program, the design of the hardware language verilogHDL. Through the above analysis of the key modules of the processor and general processor has not - with 3 addressing modes (immediate addressing, register addressing, register indirect addressing), the article focuses on the correlation generated by line problems and using technology to solve the bypass.Finally, the processor's simulation results show that the 8-bit RISC processor to achieve the design requirements, the maximum clock frequency is 74.59MHz. Keywords : veriloghdl,assembly design ,three for reference ,Alu贵州大学科技学院毕业论文(设计) 第 1 页第一章 绪论1.1 课题说明1.1.1 FPGA 的介绍FPGA(Field-Programmable Gate Array) ,即现场可编程门阵列 [1],它是在PAL、GAL、CPLD 等可编程器件的基础上进一步发展的产物。它是作为 专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。采 用 FPGA 设 计 ASIC 电 路 (专 用 集 成 电 路 ),用 户 不 需 要 投 片 生 产 , 就 能 得 到 合 用 的 芯 片 。 FPGA 可 做 其 它 全 定 制 或 半 定 制ASIC 电 路 的 中 试 样 片 。 FPGA 内 部 有 丰 富 的 触 发 器 和 I/ O 引 脚 。 FPGA 是ASIC 电 路 中 设 计 周 期 最 短 、 开 发 费 用 最 低 、 风 险 最 小 的 器 件 之 一 。 FPGA 可 以与 CMOS、 TTL 电 平 兼 容 。1.1.2 RISC 的介绍 20 世纪 80 年代初兴起的 RISC 技术一直是计算机发展的主流 , RISC 微处理器的一些基本理论则是计算机领域的重要基础常识, 但具体实现仍有难度。其中心思想是简化硬件设计,大部分复杂的指令使用成熟的编译技术,由最简单的指令合成;把处理器能够执行的指令数目减少到最低,对指令的执行进行优化,使其处理器的工作速度有很大的提升。1.1.3 基于 FPGA 的 8 位 RISC 微处理器利用 EDA[3]技术进行电子系统设计的主要目标是完成专用集成电路(ASIC)的设计,而现场可编程门阵列(FPGA )是实现这一途径的主流器件。现场可编程通用门阵列(Field Program mableGateArray,简称 FPGA)的内部具有丰富的可编程资源。FPGA 外部连线很少、电路简单、便于控制。本文介绍了一种基于 FPGA 技术用VHDL(VHSICHardw are Description Language)语言实现的 8 位 RISC 微处理器,并给出了仿真综合结果。贵州大学科技学院毕业论文(设计) 第 2 页1.1.4 VerilogHDL 与 HDL硬件描述语言 [1](HDL)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言,数字逻辑编者可以利用这种语言来叙述自己的设计思想,然后利用电子设计自动化的工具(EDA)进行仿真,与门级电路进行综合,再用 FPGA 或 ASIC 实现其功能。目前世界上有 90%以上的 ASIC 和 FPGA 已采用硬件描述语言的方法进行设计。硬件描述语言的发展至今已有二十多年的历史,并成功地应用于设计的各个阶段:仿真、验证、综合等。进入 80 年代后期,硬件描述语言向着标准化的方向发展。最终,VHDL 和 Verilog HDL 语言适应了这种趋势的要求,先后成为 IEEE 标准。Verilog HDL 则是硬件描述语言的一种,用于数字电子系统设计。它允许设计者用它来进行各种级别的逻辑设计,可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。它是目前应用最广泛的一种硬件描述语言。1.2 国内微处理器发展情况我国于 1974 年 748 会议后开始研制微型计算机,1976 年山清华大学、安徽无线电厂、原电子部 5 所联合研制出 DJS-050 机(相当于 Intel8008MPU 组成微机)。直到现在,771 所成功研制专用 RISC MPU,北京大学计算机科学系成功研制 JBCORE MPU[3],华大集成电路设计中心完成开发智能卡芯片(含 8 位 MCU),康佳公司开发成功专用彩电 MCU。随着 1995 年,世界知识产权组织生效了 TRIPS 法案中规定的集成电路步图保护法,于 1997 年 7 月 1 日实施,其中发达中国家 2000 年 7 月 1 日实施,最小发达国家 2005年 7 月 1 日实施。而 MPU 和 MCU 这些核心电路,充斥着人类生活和国民经济的各个方面,因此必须开发出国内自主知识产权的 MPU 和 MCU。1.3 国外微处理器发展情况 微控制器的发展是伴随着微处理器的发展进行的。1975 年美国德州仪器 TI 公司推出了 TMS-1000[3],Intel 公司推出了 4004 4 位 MCU,1976 年 Intel 推出了 8048(MC -48 系列)MCU ,它属于低档 8 位 MCU,不带串行 I/0 口,寻址范围在 4KB 范围,片内贵州大学科技学院毕业论文(设计) 第 3 页RAM,ROM 容量都较小,只适合于简单的工业控制和早期的智能仪表;1978 年Motorola 推出了 6801,Zilog 公司推出了 Z80,均属于高档 8 位 MCU,内含串行口,寻址范围 64KB,有多个 16 位定时器/计数器、多级中断源、较大容量的 RAM 和ROM;1980 年 Intel 推出了比 MCS-48 系列功能更为优越的 8 位 MCU-8051(MC5-51系列);1982 年 MSSTEK 公司推出了第一个 16 位微控制器 MCU682000,1983 年 Intel推出了 CMOS 型 80C51,,16 位 MCU-8096(MCU-96 系列)。1987 年又推出了带有EPROM 的 87C96,16 位 MCU,1989 年 Motorola 公司推出了准 32 位 MCU68300。1991年 Intel 推出了采用 RISC 技术的 16 位 MCU-A80960KA 和 32 位 MCU-TA80960KB,1992 年以后,世界众多企业后推出基于 RISC 技术设计的 32 位 MCU,64位 MCU,这表明 RISC 技术在 MCU 设计中得到长足的发展。1.4 课题意义精简指令集,是计算机中央处理器的一种设计模式,也被称为 RISC。R ISC 微 处理 器 不 仅 精 简 了 指 令 系 统 , 采 用 超 标 量 和 超 流 水 线 结 构 ; 它 们 的 指 令 数 目 只 有 几 十条 , 却 大 大 增 强 了 并 行 处 理 能 力 。 时 钟 频 率 低 , 功 率 消 耗 少 , 温 升 也 少 , 机 器 不易 发 生 故 障 和 老 化 , 提 高 了 系 统 的 可 靠 性 。 所 以 RISC8 位微控制器目前应用数目最大的微控制器,也是目前国内公司致力耕耘的市场;其市场及价格竞争都极为激烈,各种多功能需求以及不同规格的产品推陈出新的速度也很快的。所以通过本课题的设计与制着,我希望能掌握硬件电路的设计制作方法,巩固所学相关知识,增强动手能力,学习已有的先进电路设计理念,另外还想通过这一系列的研究,寻找出一些与众不同的设计思路,试着设计出一些具有自己思路的电子产品。1.5 课题研究目标 从 CPU 的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想以及三级流水线的思维. 在FPGA内部不仅要实现CPU 必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。 最基本的调试手段是基于FPGA厂商提供的开发和仿真环境,用硬件描述语言贵州大学科技学院毕业论文(设计) 第 4 页编写TESTBENCH,构成一个最小运行环境,验证其环境是否能够调试改处理器。1.6 论文整体结构说明本文是基于 FPGA 的基础上对 RISC 的微处理器进行设计,本设计主要采用流水线设计,通过对该处理器的关键部件:ALU、系统时序、指令集等,完成了 8 位精简指令集微处理器的控制。全文分为五章,各章安排如下:第一章 绪论。介绍了课题的来源与背景,国内外微处理器的发展及现状,该题目的设计意义以及目标。第二章 整体说明。该题目的微处理器结构、设计时经过的流程和所要用到的工具。第三章 对微处理器的内部模块逐个进行分析,得出它们在做些什么、如何做的。还有对关键模块 ALU 的初步认识。第四章 关键模块的设计,它们的时序图和仿真图,如 ALU、时钟控制器、流水线(三级)等。第五章 对该微处理器在基于 FPGA 的环境下微处理器的仿真和结果。
    展开阅读全文
    1
      金牌文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
    0条评论

    还可以输入200字符

    暂无评论,赶快抢占沙发吧。

    关于本文
    本文标题:基于FPGARISC结构8位微处理器的设计与仿真.rar
    链接地址:http://www.gold-doc.com/p-254696.html
    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们
    [email protected] 2014-2018 金牌文库网站版权所有
    经营许可证编号:浙ICP备15046084号-3
    收起
    展开